在微系統(tǒng)集成中使用的倒裝芯片工藝技術(shù)（基板技術(shù)）

2    倒裝芯片基板技術(shù)

       FC 技術(shù)發(fā)明并發(fā)展的過(guò)程中，陶瓷基板一直在其中扮演著重要角色。但是，陶瓷基板成本較高。為了降低成本，近年來(lái)人們致力于提高傳統(tǒng)低成本層壓有機(jī)封裝基板的性能，使用的方法包括研發(fā)多層層壓基板、消除基板核心等。在 FC 的三維封裝發(fā)展中，還應(yīng)用到硅基板。

2. 1   陶瓷基板

       陶瓷基板是指將 Cu 箔在高溫下直接鍵合（晶圓鍵合機(jī)）到陶瓷基片表面上的特殊工藝板， 可像印制電路板( Printed Circuit Board，PCB)  一樣能刻蝕出各種圖形，而且所制成的超薄復(fù)合基板具有良好的電絕緣性能、高導(dǎo)熱特性和高附著強(qiáng)度。因此，陶瓷基板已成為大功率電子電路結(jié)構(gòu)技術(shù)和互連技術(shù)的基礎(chǔ)材料。Al2 O3 是最常用的陶瓷基板材料，具有優(yōu)良的機(jī)械、熱、電性能和化學(xué)穩(wěn)定性，而且原料來(lái)源豐富，適用于各種各樣的制造技術(shù)及不同的形狀。隨著元器件尺寸的減小、產(chǎn)品精度要求的提高，直接鍍銅陶瓷基板 ( Direct Plated Ce- ramic，DPC)  成為陶瓷基板發(fā)展的一個(gè)主要方向。 DPC 技術(shù)采用薄膜工藝，利用真空濺射、光刻（光刻機(jī)價(jià)格）等工藝在陶瓷基底上制作線(xiàn)路，使基板線(xiàn)路更加精確。DPC 制備工藝溫度較低，一定程度上避免了高溫對(duì)于材料所造成的破壞或尺寸變異等現(xiàn)象，也減小了基板的制備成本。一般在金屬線(xiàn)路深寬 比為 1 ∶ 1 的前提下，DPC 金屬線(xiàn)路的線(xiàn)徑寬度能夠達(dá)到 10μm ～ 50μm。圖 6 展示了幾種 DPC 陶瓷基板［4］。

圖 6 幾種 DPC 陶瓷基板

Fig. 6 DPC ceramic substrates

2. 2   有機(jī)基板

(1)  表面層合電路 ( Surface Laminar Circuit， SLC)  技術(shù)

       在IBM 公司發(fā)明 SLC 技術(shù)之前，F(xiàn)C 工藝帶來(lái)的互連密度只有多層陶瓷基板才能提供。SLC 基板不僅可以滿(mǎn)足 FC 工藝的要求，而且成本比陶瓷基板便宜的多，還可以通過(guò)對(duì) Cu 導(dǎo)體和低介電常數(shù)絕緣材料的使用來(lái)獲得更好的電氣性能。SLC 是當(dāng)今非常流行的低成本有機(jī)封裝基板的基礎(chǔ)技術(shù)，如圖 7 所示，基板上的疊層 ( Build-up Layer)  通過(guò)微孔垂直連接以支持 FC 互連。SLC 技術(shù)有芯板和表面層合電路兩個(gè)主要部分，芯板由普通環(huán)氧樹(shù)脂玻璃板制成，而 SLC 層則是在芯板的外層逐次增加由光敏環(huán)氧樹(shù)脂制成的介電層及鍍 Cu 的導(dǎo)體層，采用疊層法制成，最終實(shí)現(xiàn)多層結(jié)構(gòu)的功能。一般來(lái)說(shuō)，具有 12 層 (2 個(gè)核心層和 10 個(gè)疊壓層) 和 10μm 線(xiàn)寬和間距的疊層基板足以支撐大多數(shù)芯片的要求［5］。

圖 7表面層合電路技術(shù)

Fig. 7 Technology of SLC

(b) 無(wú)芯基板

圖 8 無(wú)芯基板技術(shù)

Fig. 8 Technology of coreless substrate

(1)  無(wú)芯基板

       無(wú)芯基板的概念最早由富士通于 2006 年提出， 如圖 8 所示。通過(guò)疊層層壓有機(jī)封裝基板 ( 圖 8 ( a) )  和有機(jī)無(wú)芯封裝基板 ( 圖 8 ( b)  ) 之間的比較，可以看出無(wú)芯封裝基板中沒(méi)有芯板，基板中只存在堆積層［6］。由于去除了芯板，無(wú)芯基板的成本更低、布線(xiàn)能力更高，具有更好的電氣性能以及更小的外形尺寸。但是同時(shí)，去除芯板后，無(wú)芯基板也面臨著更易發(fā)生翹曲以及力學(xué)性能降低等問(wèn)題。因此，盡管無(wú)芯基板有諸多優(yōu)點(diǎn)，但是由于熱膨脹系數(shù) ( Coefficient  of  Thermal Expansion，CTE) 不匹配帶來(lái)的基板翹曲難以控制，無(wú)芯基板一直無(wú)法得到廣泛應(yīng)用。

(a)     有芯基板

       在過(guò)去的幾年中，人們發(fā)現(xiàn)即使是 12 層的疊層基板也難以支持對(duì)于高密度、高 I / O 數(shù)和超細(xì)間距的要求。例如現(xiàn)場(chǎng)可編程門(mén)陣列 ( Field Pro- grammable Gate Array， FPGA)  芯片，這就需要 TSV 轉(zhuǎn)接板來(lái)進(jìn)行更精細(xì)的布線(xiàn)，滿(mǎn)足芯片要求。圖 9 展示了 Xilinx 公司與 TSMC 公司共同研發(fā)的 FPGA 芯片［7］，其中的 TSV 轉(zhuǎn)接板 ( 厚度 100μm) 有四層頂部  ＲDL:  三層 Cu 大馬士革和一層  Al。 FPGA 芯片之間的 10000 余個(gè)橫向互連主要通過(guò)轉(zhuǎn)接板上的 0. 4μm 間距 ＲDL 進(jìn)行連接，ＲDL 和鈍化層的最小厚度為 1μm。每一個(gè)FPGA 具有超過(guò) 5 萬(wàn)個(gè)節(jié)距為 45μm 的微凸點(diǎn)，對(duì)應(yīng)的 TSV 轉(zhuǎn)接板上有超過(guò) 20 萬(wàn)個(gè)微凸點(diǎn)。

圖 9   硅通孔轉(zhuǎn)接板

Fig. 9 TSV interposer

TSV 轉(zhuǎn)接板的制造流程如下:

       1)  將光刻膠涂覆到裸 Si 晶圓上，利用掩膜板經(jīng)過(guò)曝光后確定TSV 孔的位置，并對(duì)其進(jìn)行顯影工藝;

       2)  采用激光或深反應(yīng)離子刻蝕 ( Deep Ｒeactive Ion Etching， DＲIE)  工藝刻蝕形成符合設(shè)計(jì)要求的 TSV 孔;   

       3)  由于 Si 是半導(dǎo)體材料，為了防止 TSV 漏電以及TSV 間的串?dāng)_，必須在 TSV 孔壁上制作 SiO2 絕緣層，因此需要采用等離子體增強(qiáng)化學(xué)氣相沉積( Plasma Enhanced Chemical  Vapor  Deposition，PECVD)   的方法將 SiO2 絕緣層沉積至 TSV 孔內(nèi)壁上;  

       4)  為了防止填充材料與SiO2 或Si 之間發(fā)生相互擴(kuò)散，使用 PVD 方法進(jìn)行阻擋層的制作，阻擋層的材料一般為 Ti、TiN 或 Ta;   

       5)  若在后續(xù) TSV中導(dǎo)電材料填充的過(guò)程中使用電鍍工藝，則需使 用 PVD 方法在阻擋層內(nèi)壁上沉積一層 Cu 種子層， 這是由于電鍍工藝進(jìn)行的前提條件為結(jié)構(gòu)導(dǎo)電，因此需要在阻擋層表面覆蓋一層種子層作為導(dǎo)電層，而最常用的 TSV 種子層材料為 Cu; 

       6)  TSV 孔的填充方法不止一種，包括采用電鍍方法填充Cu、Ti、Al 或焊料，采用濺射方法填充 W，或者采用真空印刷方法填充聚合物等; 

       7)  在電鍍完成后，必然會(huì)有多余的導(dǎo)電材料附著于晶圓表面， 需要采用化學(xué)機(jī)械拋光  ( Chemical Mechanical Pol- ishing，CMP)   工藝去除覆蓋層; 

       8)  為了使  TSV達(dá)到互連結(jié)構(gòu)的作用，還需要對(duì)晶圓進(jìn)行背面減薄，并采用濕法或干法的工藝將導(dǎo)電材料外露，以便后續(xù)結(jié)構(gòu)或器件的連接。在 TSV 制造完成后，還需要采用電鍍等方法在轉(zhuǎn)接板上制作 ＲDL 以實(shí)現(xiàn)互連。通過(guò)以上工藝過(guò)程可以看出，TSV 的制作流程復(fù)雜、工藝成本非常高。

(b)   EMIB 技術(shù)

(c)   SLIT 技術(shù)

(d)   FOCoS 技術(shù)

圖 10 去硅通孔轉(zhuǎn)接板

Fig. 10 TSV-less interposer

       SLIT 技術(shù)中的去 TSV 轉(zhuǎn)接板基本制造流程如下:

       1)  在裸硅片上通過(guò)電鍍的方法制造多層ＲDL;

       2)  將 FC 芯片對(duì)準(zhǔn)到晶圓，采用回流焊或者熱壓鍵合的方法完成 FC 鍵合（晶圓鍵合機(jī)）;

       3)  滴涂底填膠并固化; 

       4)  采用 EMC 對(duì)晶圓進(jìn)行一體成型;

       5)  對(duì)重構(gòu)晶圓的表面進(jìn)行減薄，露出 FC 芯片背面;

       6）在重構(gòu)晶圓的表面粘貼加固晶圓，然后對(duì)重構(gòu)晶圓的背面進(jìn)行減薄;

       7)  減薄至最外一層 ＲDL后，采用鈍化、光刻（光刻機(jī)價(jià)格）、掩模、蝕刻、濺射等一系列工藝構(gòu)建 UBM 的粘接層和阻擋層;

       8)  電鍍 Cu 潤(rùn)濕層和焊料，回流后形成 C4 凸點(diǎn)。

       2016 年，ASE 公司提出使用FOWLP 技術(shù)制造芯片的ＲDL，如圖 10 ( d) 所示。扇出封裝中 FC 芯片底部含ＲDL 的轉(zhuǎn)接板亦是一種去 TSV 轉(zhuǎn)接板，這種方法也被稱(chēng)為扇出晶圓級(jí)基板上芯片 ( Fan Out Wafer-Level Chip-on-Substrate，F(xiàn)OCoS)  技術(shù)^［11］。